芯片EMC的電路設計和測試

芯片EMC的電路設（shè）計和測試
電磁兼容測試的電路設計和器（qì）件選擇方麵還是非常重視的，一般在一個新的項目開發之前就要做好這方（fāng）麵的準（zhǔn）備。所謂EMC就是：設備或體係在（zài）其電磁環境（jìng）中能正常作業，且不對該環境中任何事物構成不能承（chéng）受的電磁打擾的才能。

EMC測驗包含兩大方麵（miàn）內容：對（duì）其向外界發送的電磁打擾強度進行測驗，以便承認是否契合有關規範規則的約束值要求；對其在規則電磁打擾強度的電磁環境（jìng）條件下進行敏感度測驗，以便承認是否（fǒu）契合有關規範規則的抗（kàng）擾度要求。關於從事單片機使用體係規劃的工程技術人員來說，把握（wò）必定的EMC測驗技術是十分必要的。能否以較低的成本得到EMC認可，減少產品因外界原因帶來的成本和重量，在正確選擇器件以及完善電路設計方麵是非（fēi）常重要的（de）一部分。

這些電路設計不僅可以（yǐ）提（tí）高完整的數字信號，還可以減（jiǎn）少（shǎo）重（chóng）複使用硬（yìng）件的（de）頻率，終將有利於新研發的產品達到技術要（yào）求（qiú）盡快投入到市場中去。

下麵先來看下單片機係統EMC的測試，要確保測試結果的相對穩定可靠，對測試環境的要求也是非（fēi）常高的，在對電磁兼容（róng）測試時，選擇的（de）測試場地要有室外的開闊場地和室內的屏蔽室等等。

然後（hòu）就（jiù）是測試設備的選擇，電磁兼容測試（shì）的設備可分為兩類，一類室電磁幹擾測試設備，當這種設備連接上合適（shì）的傳感器，就能減少對測試結果的幹擾；另一種是在電（diàn）磁敏感度測量，設備模擬不同幹擾源，通過適當的耦合（hé）/去耦網（wǎng）絡、傳感（gǎn）器或天線（xiàn），施加於各類（lèi）被（bèi）測設備，用作敏感度或幹擾度測量。

後（hòu）就要（yào）根據電磁兼容性測（cè）試依據標準的不同，來尋找測量的方法，測量方法歸納起來可分（fèn）為4類；傳導發射測（cè）試、輻射發射測試、傳導敏（mǐn）感度（抗擾度）測試和輻（fú）射敏感度（抗擾度）測試。