如何解決EMC設計（jì）中的串擾問（wèn）題

一、概述（shù）

串擾是通過近電場（電容耦合）和磁場（電感耦合）在相鄰導體之（zhī）間耦合的噪聲。盡管任何相鄰導體都表現出串擾，但是當它出現在強幹擾信號和敏感信號之間時，對信號完整性將造成很大的影響。

串擾的再定義：

攻擊（jī）者=高振（zhèn）幅+高（gāo）頻+短上升時間

受害者（zhě）=低振幅+高（gāo）阻抗 

某些信號由於其性質或在電路中的功能而對串（chuàn）擾特別敏感，這些信（xìn）號是潛（qián）在的串擾受害者 ，如：

• 模擬信號：與數字信號相（xiàng）比，它們對噪聲更敏感，尤其是在振幅較低的情況下。

• 高阻抗控製信號（hào）：使能（néng），複位，振蕩器和反饋信號是控製（zhì）類信號。如果此類信號是由低阻抗源（yuán）產生的，則它們很容易受到電容串（chuàn）擾（rǎo）的幹擾。

另一類信號（hào）很容易在受害者身（shēn）上引起噪聲（shēng），並被認為是串擾（rǎo）的潛在攻擊者 。為了（le）識（shí）別潛在的攻擊者，請（qǐng）記住（zhù）串擾是由PCB走線之間的耦（ǒu）合電容（róng）和電感（gǎn）引起的。基（jī）於（yú）這（zhè）些考慮，電路中（zhōng）的（de）潛在攻擊者是（shì）：

• 高振幅信號（hào） （電壓或電流）

• 快速信號 （上升時間短或者高頻）

小化串（chuàn）擾的基本規則：使攻擊者和受害者盡可能遠離（lí）。

具體（tǐ）規則如下：

二（èr）、帶狀線（xiàn）布置

通過為每個（gè）層分配（pèi）單（dān）個方（fāng）向並交替相（xiàng）鄰層的方向（xiàng），可以大大減少電容耦合和電感耦合。該技術稱為“正交布線”，如圖1所示。

圖1 正（zhèng）交布線

當不能應用正交（jiāo）布線或對於沒（méi）有被參考（kǎo）平麵分（fèn）隔的具（jù）有相同布線（xiàn）方向的層時，也可以通過交錯信（xìn）號跡線來減少串（chuàn）擾，如圖2所示。

圖2 交錯布線

如果（guǒ）無法在不同層上布（bù）置攻擊者和（hé）受（shòu）害者，則應強製按照並行走線要求進行布線。平（píng）行走線之間的（de）串擾噪聲量取決於平行走線的長度和它（tā）們之間的間隙。間隙越小，對於（yú）相同的串擾量，允許並行走線的長度（dù）越短。串擾不（bú）僅取決於並行度，而且還取決於信號和PCB特性。

關於並（bìng）行（háng）布線的經驗法則稱為“ 3W規則 ”，意思是為了避免在同一層布線的平行走線之間發生串擾，走線中心之間的小間距應保持3W，圖（tú）3說明了3W規則。

圖3  3W規則

雖然通過（guò）應用3W規則確實可以減少串擾，但實際的（de）3W值會導致電路板麵積增大，可能很昂貴。因此通常在前邊規則無法滿足要求的情況下（xià）才使用3W規則。

減少在同一層上布線的平行走線之間串擾的另一種措（cuò）施是使用兩端都接地的（de）走線（稱為保護走線）將它們分開。圖4中必須（xū）將保護走線的所有末（mò）端都接地，否（fǒu）則它將像天線一樣把幹擾帶出去。

圖4 地（dì）防護

對防護技術的實驗研究表明，通（tōng）過簡單（dān）地（dì）將受害者與攻擊（jī）者分開，即（jí）使不存（cún）在防護走線，也可以實現相同的串擾降（jiàng）低（這等效於4W並行度規則）。但是，保護走線也會對周（zhōu）圍環境的電磁幹擾產生有益的影響，因此，仍然建議保留地線來減少強幹擾信號和敏感信號（hào）的（de）串（chuàn）擾。

保護走線會（huì）影響（xiǎng）信號走線的特征阻抗和傳輸時間，如（rú）果將其應用（yòng）於高速信號線需考慮信號（hào）完整性（xìng）！