一、現象描述
某產品在進行靜電放電抗擾度測試時,當對產品中(zhōng)某PCB的DB連接器外殼(如下圖所示)進(jìn)行靜電放電(-4KV 接觸放電)時,出現係統複位的現象(xiàng)。
後來檢查該DB連接器,發現該連接器的外殼沒有和金屬外殼形成良好的搭接,用導電膠將(jiāng)DB連接器(qì)與外殼良好搭接後,再進行測試(-6KV接(jiē)觸放電),工作正(zhèng)常,係統不再複(fù)位。
靜電測試的示意圖如下圖所示,想要詳細了解靜電測試的實質的話可以(yǐ)參(cān)考(kǎo)我(wǒ)之前的文章《EMC 測試實質之ESD抗(kàng)擾度》:
首先判斷測試位置是連接器還是縫隙,連接器是金屬的還是其它的材料的,產品外殼是金屬還是其(qí)它材料。
如果是金屬材料,分析(xī)產品是否接(jiē)大地(也稱為PE),如果是(shì)浮地係統,則看是否(fǒu)接(jiē)了功(gōng)能地。
查看金屬連接器或者金屬按鍵等是否和(hé)金屬外殼搭接良好,金(jīn)屬外殼是否(fǒu)接大地(dì)。
總之,靜電問題,一般都是接地不良或者金屬搭接不良導致的。
二、原因分(fèn)析
靜電放電(diàn)(如下圖所示)是一種(zhǒng)瞬態能量高,寬頻譜的一種電磁騷擾 ,它主要通過以下兩種途徑來(lái)幹擾EUT:
直接能量,瞬態的大電流導致內部電路損壞(如IC芯片的損壞,)或者(zhě)電路(lù)出現錯誤(出現閂鎖效應)。
空間耦合,由上圖可知,ESD的前沿時間很短, 約 0.7-1ns, 其頻譜範圍可以達到數百(bǎi)MHz,所以稍微長一點的線纜,PCB中的微帶線或帶狀線都可能形成有效的耦合(hé)。
如前(qián)麵所述,在測試中發現(xiàn)DB連接器的金屬(shǔ)外殼和產品外殼之間有很明顯的縫隙,從電路的角度來(lái)看,這(zhè)個縫隙就等(děng)效為一個阻抗,在DB外殼上的靜電放電電流(如(rú)圖中虛線所示)的作用下,就會產生較高的壓降ΔU
我們知道,在(zài)圖中存在(zài)分布電容(róng)的地方有如下幾個地方:
DB連接器外殼及機殼與內部電路的地(dì)平麵
DB連接(jiē)器外殼及機殼與信號線之間
其中(zhōng)DB連接器外殼及機殼與PCB中地平麵之間的分布電容(róng)最大,如(rú)圖中Cp所示(shì),該分布電容在靜電(diàn)放電高頻幹擾的情況下影響也最大(dà)。
在 ΔU 存在的情況下,必然導致一部(bù)分靜電放電電流經分布電容Cp流向地平麵, 最(zuì)後流向大地,如圖(tú)中虛線 A 所示。
實際上(shàng),PCB中的地平麵也並不是理想的地麵,其並不完整(完整的地平麵阻抗為3mΩ),存(cún)在一(yī)定的阻抗,因為一般地平麵上一定有過孔,過孔的縫隙(xì)會導致阻抗不連續。
當幹擾電流流經工作地平麵時,由於阻抗的存在, 就會出現壓降 ΔU1 , 而這個 ΔU1就是造成電路混亂的元凶。
另外(wài),ΔU也(yě)是常常(cháng)是引起輻射發(fā)射的超標的原(yuán)因之一。
通過以(yǐ)上分析,我們可以(yǐ)認為,如果阻抗不連續,幹擾信號就(jiù)很難較快地泄放,這樣(yàng)就會通過分布電容(róng)耦合到內部電路,從而出現損壞或者內部電路混亂。
如果搭接(jiē)良好,靜電就會很快泄放到外殼上並導入到大地上(shàng)(前(qián)提是(shì)外殼也接好大地)。
另外搭接良好,會使外殼具有(yǒu)更好的屏蔽效果,在(zài)靜(jìng)電泄(xiè)放過程中(zhōng)產生的電磁場就會被屏蔽在外殼外部, 從而(ér)保證了內部電路的穩定。
三、處理措施
為了保證DB連接器金屬外殼與(yǔ)產品外殼良好(hǎo)搭接,可以將DB連接器通過螺釘固定(dìng)在外殼上麵,使 DB連接器與金屬麵板緊(jǐn)密連(lián)接。
從而保持了DB連接器外殼和金屬外殼的電連續性。這樣不僅能提高整機的屏(píng)蔽效能(néng),還能使(shǐ)靜電騷擾電流通(tōng)過(guò)金屬外殼很快地泄放掉, 問(wèn)題得到了解決。
四、思考和啟示
經過上麵的分析,我們可以得(dé)到如下啟示:
防止靜電幹擾直接耦合進PCB的一個有效方法是將靜電幹擾(rǎo)信(xìn)號通過導體直接接(jiē)到大地上。
要保(bǎo)持靜電放電點的(de)阻抗(kàng)連續。
電話
微信