降低噪聲與電磁幹擾的（de）『30條經驗』

電子設備的靈敏度越（yuè）來（lái）越高，這要求（qiú）設備的（de）抗幹擾能力也越來越強，因此PCB設計也變得更加困難，如何提高PCB的抗幹（gàn）擾能力成為眾（zhòng）多工程師們關注的重點問題之一（yī）。

（1） 能用低速芯片就不用高速的，高速芯片用在關鍵地方。

（2） 可用串一個電阻的辦法，降低控製電路上下沿跳變速率。

（3） 盡量為繼（jì）電器等提（tí）供某種形式的（de）阻尼。

（4） 使用滿足係統要求的最（）低頻率時鍾。

（5） 時鍾產生器盡量靠近到用該時鍾的器件。石（shí）英晶體振蕩器外殼要接地。

（6） 用地線將時鍾區圈起來，時鍾線盡量短。

（7） I/O驅動電路盡量（liàng）靠近印刷板邊，讓其盡快離開印刷板。對進入印製板的信號要加濾波，從高噪聲區來的（de）信號也要加濾波，同（tóng）時用（yòng）串終端電阻的辦法，減小信號反射。

（8） MCD無用端要接高（gāo），或接地，或定義成輸出端，集成電（diàn）路（lù）上該接電源地（dì）的端都要接，不要懸空。

（9） 閑置不用的門電路輸入端不要懸空（kōng），閑置不用的運放正輸入端接地，負輸入端接輸出端。

（10） 印製板盡量使用45折線而不用90折線布線以減（jiǎn）小高頻信號對外的發射（shè）與耦合。

（11） 印製板按（àn）頻率和電流開關特性（xìng）分區，噪（zào）聲元件（jiàn）與非噪聲元件要距離（lí）再遠（yuǎn）一些。

（12） 單麵板和雙麵板用單點接電源和單點接地、電源線、地線（xiàn）盡量粗，經濟是能承受的話用多層板以減小電源，地的容生電感。

（13） 時鍾、總線、片選信號要遠離I/O線和接（jiē）插件。

（14） 模擬電壓輸入線、參考電壓端要（yào）盡量遠離數字電路信號線，特別是時鍾。

（15） 對A/D類器件，數字部分與模擬部分寧可統一下也不要交叉。

（16） 時鍾線垂（chuí）直（zhí）於（yú）I/O線比平行I/O線幹擾小，時鍾（zhōng）元件引腳遠離I/O電纜。

（17） 元件引腳盡量短，去（qù）耦電容引腳盡量短（duǎn）。

（18） 關鍵的線要盡量粗，並在兩邊加上保護地。高速線要短要直。

（19） 對噪聲敏感的線（xiàn）不要與大電流，高速開關線平行。

（20） 石英晶體下（xià）麵以及對噪聲敏感的（de）器件下麵不要走線。

（21） 弱信（xìn）號電路，低頻電路周圍（wéi）不要形成電流環路。

（22） 任何信號都不要形成環路，如不可避免，讓環路區盡量小。

（23） 每個集成電路（lù）一個（gè）去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。

（24） 用大容量的鉭電容或聚酷電（diàn）容而不用電解電容作電路充放電儲能電容。使用管狀電容（róng）時，外殼要接地。

（25）盡（jìn）量減少印製導線的不連續性，例如導線寬（kuān）度不要突變，導線的拐角應大於90度禁止環狀走線等。

（26）時鍾信號引線最容易產生電磁輻射（shè）幹擾，走（zǒu）線時應與地線回路相靠近，驅動器應緊挨著連接（jiē）器。

（27）總（zǒng）線驅動器應緊（jǐn）挨（āi）其欲驅動的總線。對於那些離開印製電路板的引線，驅動器應緊緊挨著連（lián）接器。

（28）數據總線的布線應每兩根信號線之間夾一根信號地線。最好是緊緊挨（āi）著最不重要的（de）地址引線放置地（dì）回路（lù），因為後者常（cháng）載有高頻電流。

（29）將數字電路與模擬電路分開。電路板上既有高速邏（luó）輯電路，又有線性（xìng）電路，應使它們盡量分開，而兩者的地線（xiàn）不要相混，分別與電源端（duān）地線（xiàn）相連。要盡量加大（dà）線性電路（lù）的接地麵積。

（30）盡量加粗（cū）接地線，若接地線很細，接（jiē）地電位則（zé）隨電流的變化（huà）而（ér）變化，致使電子設備的定時信號電平不穩，抗噪（zào）聲性能變壞（huài）。因此應將接地線盡量加粗。如有可能，接地線（xiàn）的寬度應大於3mm。