一、什麽是 PCB 設計中（zhōng）的 EMC電磁兼容 和 EMI 電磁幹擾？

1、EMC 電磁（cí）兼容

EMC 是（shì）電（diàn）磁兼容的簡稱（chēng）。PCB 中（zhōng）的 EMC 是電路板在其（qí）電磁環境中（zhōng）工作而不會對周（zhōu）圍的其他設（shè）備產生難以忍受的電磁（cí）幹擾的能力。

一般來（lái）說，實現符合（hé） EMC 的設計，工程師必要要考慮三個基本（běn）方麵：

• 產生不需要的電磁輻射及其傳播

• 設（shè）計或（huò）組件各自易受電磁（cí）幹擾的脆弱性

• PCB 設計不應對其自身造成無法容忍的電（diàn）磁幹擾

簡（jiǎn）單（dān）的說，EMC 就是電子係統在共同的（de）電磁環境下（xià）運（yùn）行的能力（lì），首先不受其（qí）他係統的影響（xiǎng），其次，不受（shòu）其他係（xì）統的幹擾，最後，不受自身的幹擾。

2、EMI 電磁幹擾

EMI 是電磁幹擾的簡稱。

EMI 指電磁波（bō）從其他設備或自然來（lái）源對一個設備的（de）負麵（miàn）影響或破壞。EMI 也稱為電磁（cí）噪聲。每個工程師都應該遵循 EMC 配置標準，以將 EMI 總量及其影響降至最（zuì）（）低。

在印刷電路板上，有各種潛在的幹擾（rǎo）源，可能會（huì）導致以下類別（bié）的各種潛（qián）在影響：

• 傳導發射（信號和電源完整性）

• 輻射發射

• 抗輻射和傳導發射

• 靜電放電

二、 避免 PCB 設計中出現 EMC 和 EMI 的 9 個技巧（qiǎo）

1、地平麵

因為所有電路都需要接地，所以接地層是預防 EMI 的第一防線。有以下措施可以減少 EMI：

• 增加接地區域

在 PCB 內部盡可能多地（dì）增加接地區域，可以通過（guò）接地的區域有效（xiào）地分散、減少流出和串擾。如果（guǒ）接地層太少，完（）全可以添加一層。

• 接地層

特別是在（zài）多層 PCB 中，接地層是非常重要的，較高的阻抗水（shuǐ）平通常是由偷（tōu）銅和（hé）散列接地（dì）層引起（qǐ）的。

• 每個組件都應（yīng）該連（lián）接到地平麵

每個組件都應該連接到接地平（píng）麵或者接地點。

• 去耦電容

如果設（shè）計包含去耦電容，則需要連接（jiē）到接地（dì）層，可以通過減小（xiǎo）環的幅度來減小返回電流。

• 接（jiē）地層直接放（fàng）置在帶有信號跡線的平麵下方

這（zhè）個平麵可以屏蔽 EMI，提供電感和低電阻公共（gòng）接地。對於某些（xiē）區域，可能需要隔離接地，以使接地電流無法流過該部分（fèn）。

• 數字地（dì）和模擬地要分（fèn）開

如果電路板上既有模擬電路又有（yǒu）線性電路，則應相互隔離。低頻電路應該更多地依賴單（dān）點並聯接（jiē）地。當實際走線過程中出現問題時，可以（yǐ）先進行部分串聯接地，再進（jìn）行並聯接地。高頻電路往往依賴於多點串聯（lián）接地，接地線（xiàn）應短（duǎn）而粗。網格狀銅箔應（yīng）大量應用在高頻元件周圍。

• 地線盡可能粗

接地線應盡可能粗，以便通過大於 PCB 允許電（diàn）流兩倍的電（diàn）流，以增加抗噪性。如果采用灌銅做地線，應避（bì）免死銅。此外，功能相近的銅線應通過粗引線相互連接，以（yǐ）保（bǎo）證地線的質量，同（tóng）時降低噪聲（shēng）。

• 接地係統長度應保持在（zài）最短

接地係統長度應保持在最短，以防止電感成為問題。在低頻下，這種影響會變得非常顯著。粗線可以提供幫（bāng）助，以（yǐ）及在 PCB 上使用帶有關鍵軌道的接地層。

• 地線形成閉環回路

對（duì）於僅包含數字（zì）電路的電路板，可以通過將接地電路設計成（chéng）圓形回路來提高抗噪聲能力。

2、電源（yuán）設計

不恰當的電源設計會導致產生較大的噪聲，最終降低產品的（de）性能。導致電源不穩定（dìng）的兩個主（zhǔ）要因素：

1）在（zài）高速（sù）開關狀態下（xià），瞬態（tài）交流電流過大

2）電流回路上存在電感

因此，PCB 設計中應充分考慮電源的完整性，還需要（yào）遵循以下規則（zé）：

• 電源去耦濾波設計

在 IC 芯片電源兩端橋接一（yī）個電（diàn）容為 0.01μF 至 0.1μF 的去耦電容，可以顯著降低整個電（diàn）路板的噪聲和（hé）浪（làng）湧電流。完成電流補償後，去耦（ǒu）電容越低越好。由於引線電感（gǎn）低，因此應最佳（jiā）使用安（ān）裝電容。

對電源進行濾波最（）有效的方法是在交流電源（yuán）線處布置濾波器。為防止引線相互耦合或產生環路，濾波器的輸入和輸出線（xiàn）應從電路板的兩（liǎng）側（cè）引出，引線（xiàn）應盡可（kě）能短。

• 電源（yuán）保（bǎo）護（hù）設計

電源保護設計涵（hán）蓋過流保護、欠壓報警、軟啟動（dòng）和過壓保護。通（tōng）過熔斷器的應用，可以在 PCB 的功率部（bù）分實現過流保護。

為了（le）防止熔斷（duàn）器在（zài）熔化（huà）過程中影響其他模塊，輸入電壓也應設計為保持電容。

為防止過電壓意外損壞（huài）元器（qì）件，應通過放電管（guǎn）、壓敏電阻等保護裝置（zhì）在配電線與地（dì）電位之間建（jiàn）立等（děng）電位，實現過電壓保護。

3、PCB 布局

• PCB 尺寸

必須考慮 PCB 尺寸。當涉及到超大尺寸的電路板時，隨著阻抗的增加、抗噪能力的降低和製造成本的（de）上升，走線（xiàn）必須走很長一段路。

當電路板尺寸特別小時，會造成散熱問題，並且相鄰走線之間容易發生串擾（rǎo）。推薦的 PCB 尺寸為長寬比為 3:2 或 4:3 的矩形。此外，當板材尺（chǐ）寸超過200mm*150mm時，應考慮板材（cái）收回的機械（xiè）強度。

• 避免直角

過（guò）孔、走線等部分避免 45° 到 90°，走線達到超過 45 °時，電容會增加。

結果，特性阻抗發生（shēng）變（biàn）化，導致反射，這種反射會導致 EMI。你可以通過修整（zhěng）需要轉（zhuǎn）角的走線或通過兩個或（huò）多個 45 度或更小的角（jiǎo）度對它（tā）們進行布線來避免此問題。

• 保持信號分離（lí）

數字電路、模擬電路和噪聲（shēng）源應獨立放置在板上，高頻電路應與低頻電路隔離。此外，應注意強弱信號的分量（liàng）分布和信（xìn）號傳輸方向問（wèn）題。

• 盡可能增加走線寬度

更寬的走線尺寸可有（yǒu）效減少輻射發射。

• 使電流回路盡可能小

使返回電流路徑盡可能短，並沿著（zhe）電阻最小的路（lù）徑布線。返回路徑的長（zhǎng）度（dù）應（yīng）與傳輸跡線的長度大致相同或更短。

• 謹慎使用過孔

過孔在 PCB 設（shè）計中是必要的，因為它們可以在布線時（shí）利用電路板中的多個層。但是，在使用它們時必須小心（xīn）。

通孔（kǒng）將其自身的電感和電容效應（yīng）添加到混合物中，由於特性阻抗的變化可能導致反射。過孔也會增加（jiā）走線長度，這需要匹配。盡可能避（bì）免使（shǐ）用過孔作為（wéi）差分走線。

4、元器件放置

• 分離模擬和數字組件

與走（zǒu）線一（yī）樣，始終將模擬和數字電路和組件分開。將模（mó）擬電路和數字電路放置得很近可能會導致串擾等問題。

為避免（miǎn）這種情況，請使用屏蔽、多層和單獨的接地，使模擬和數字（zì）信號盡可（kě）能遠離彼此，一般來說（shuō），最好（hǎo）將模擬信號（hào）和數字信號完（）全分開。

• 小心高速組件

越快越小，它可能產生的 EMI 量就越大。你可（kě）以通過屏蔽和過濾來對抗這種（zhǒng）自然的 EMI。

1）可以在電路板設計中將高速組件與其（qí）他組件分開。

2）另一個要采取的措施是保持高速信號和（hé）時鍾盡可能短，並與（yǔ）接地層相鄰。這些措施有助於將串擾、噪音和輻（fú）射水平控製在可接受的水平範圍內。

• 組件根據相同的分類進行放置

兼容的組件應獨（dú）立放置，以確保組件在空間中不會相（xiàng）互幹擾。

• 重量超過 15 克的組件在被支撐固定之前不應進行焊接

不（bú）應該（gāi）組裝又大又重且產生大量熱量（liàng）的組件，相反，應該組裝在（zài）成品盒子的底板上。此外（wài），必須保證散熱（rè），並且熱敏組件應遠離產生熱量的（de）組件。

• 優先選用 IC 元件

與分立元件相比，IC元件（jiàn）具有封裝優良、焊點少、故障率低等優點，應優先選用。此外，應選擇信號斜率相對（duì）較慢的器件，以減少信號產（chǎn）生的（de）高頻部（bù）分。表麵貼裝器件的應（yīng）用可以減少走線長（zhǎng）度，降低阻抗並提高 EMC。

• 敏感（gǎn）元件放置

敏感信號元件應遠離電源和大功（gōng）率（lǜ）設備，敏感信號線絕不允許穿過大功率設備。熱敏元件應放置在遠離熱器件的位置，而溫度敏感元件應（yīng）放置在溫度（dù）最（）低的區域。

• 高電位差元件放置

高電（diàn）位差元（yuán）件之間的距離（lí）應加大，以免發生短路。另（lìng）外，大功率元器件應盡量布置在（zài）測試時手摸不到的地方，並經過絕緣保護（hù）。

5、PCB 層數（shù）設（shè）計

• 適當的（de） PCB 層數

在層數方麵，單層 PCB、雙（shuāng）層 PCB 和多層（céng） PCB 。

單層 PCB 和雙層（céng） PCB 適用於中低密度布線或低完整性電路。基於製造（zào）成（chéng）本的考慮，大多數消費電子產品依賴於單層 PCB 或雙層 PCB 。然而，由於它（tā）們的結構缺陷，它們都會產生大（dà）量的EMI，並且它們（men）對（duì）外部（bù）幹擾也很（hěn）敏感。

多層 PCB 往往更多地應用於高（gāo）密度布線（xiàn）和高完整性芯片電路。因此，當信號（hào）頻率（lǜ）較高且電子元件分布密集時，應選（xuǎn）擇至少 4 層的 PCB。在多層（céng） PCB 設計中，電源層和地層應專門布置，信號線和地線之間的距離要減小。

結果，所有信號的環路麵積都（dōu）可以大大減小。從 EMC 的角度來看，多層 PCB 能夠有效降低輻射，提高（gāo）抗幹擾能（néng）力。

• 單層 PCB 設計

單層 PCB 通常工作在幾百 KHz 的（de）低頻，因為許多高頻設計條件受到（dào）低頻限製，例如缺乏RF電（diàn）路（lù）返回和完（）全閉合所（suǒ）需的控製條件，明顯的線路趨（qū）膚效應或不可避免的磁性和環形天線問題。

因此，單（dān）層 PCB 往往對射頻幹擾（如靜電、快速（sù）脈衝、輻射或傳導射頻）敏感。在單層 PCB 設計中，沒有考慮信號完整性（xìng）和端子匹配。首先是電源和地（dì）線設（shè）計，然後是應該放置在地線旁邊的高風險信號設計。越近越好。最後是其他（tā）線條的設計。

具體設計（jì）措施（shī）包括：

1）必須保證電源線和地線沿關鍵電（diàn）路信號網絡中的電源箱接（jiē）地點。

2）應根據子功能進行走線布線，並且必須嚴格考（kǎo）慮敏感組件和相應的 I/O 端子和連接器的設（shè）計要求。

3）關（guān）鍵信號網絡中（zhōng）的（de）所有元件應相鄰放置。

4）當 PCB 需要多個接地點時，確保這（zhè）些點相互連接（jiē），並包括（kuò）連接方法設計（jì）。

5）對於其他（tā）線（xiàn）路布線，RF 返回路徑清晰通過。

• 雙（shuāng）層/多層 PCB 設計

1）關鍵電源層應與相應的接地層相（xiàng）鄰布（bù）置，並產生耦合電容。關（guān）鍵電源層與PCB去耦電容配合，有利於降低電源層（céng）的阻抗，獲得（dé）良好的濾波效果（guǒ）。

2）相鄰（lín）平麵上的關（guān）鍵信號不允許穿過（guò）分裂區，以阻止信（xìn）號（hào）環路擴大，以減少強輻射，降低（dī）幹擾靈敏度。

3）時鍾信（xìn）號、高頻信號（hào）和高速信號等（děng）關鍵信號需（xū）要相鄰的接地層。例如，與接地平麵相鄰的信號平麵（miàn）可以被視為信號路由的最佳平麵，從而可以縮小信號環路麵積和屏蔽輻射。

4）電源平麵應小於接地平麵。

6、EMI 屏蔽

屏蔽和濾波可以將 EMI 的（de）影響降至最（）低。一些（xiē）屏蔽（bì）和過濾選（xuǎn）項包括（kuò）：

• 組件和電路板屏蔽

物（wù）理屏蔽是封裝整個或（huò）部分電（diàn）路板的金屬封裝。目（mù）標是防止 EMI 進入電路板的（de）電路，具體方法因 EMI 來（lái）源而異。

對於來（lái）自係統內部的 EMI，組件屏蔽可用於封裝產生 EMI 的特定組件，從而連接到地，減小（xiǎo）天（tiān）線環路尺寸並吸收 EMI。其他屏（píng）蔽可能會包裹整個電路板，以防止（zhǐ）來自外部來源的 EMI。

例如，法拉第籠是（shì）一種厚厚（hòu）的保護外殼，旨在阻擋射頻（pín）波。這些設備通常由（yóu）金屬或導電泡沫製成。

• 低通（tōng）濾波

有（yǒu）時，PCB 可以包括（kuò）低通（tōng）濾波器（qì）以消除（chú）組件中（zhōng）的高頻噪聲。這些濾波器抑製來自這些部分（fèn）的噪聲，允許電流在返回路徑上繼續而不受（shòu）幹（gàn）擾。

• 電纜屏（píng）蔽

傳（chuán）輸模擬和數字電流的（de）電纜會（huì）產生最多的 EMI 問題，屏（píng）蔽這（zhè）些電纜並（bìng）將它們前後接地有助於消除 EMI 幹擾。

7、跟蹤路由

• 對輸出相（xiàng）同但方向相反（fǎn）的電流信號進行並聯布局，以消除磁幹擾。

• 應最大限度地減少印刷引（yǐn）線的不連續性。例（lì）如，引線寬度不應突然變化，引線角超過 90°。

• EMI 大多（duō）由時鍾信號線（xiàn）產（chǎn）生，在走線過程（chéng）中時（shí）鍾信號線應靠近接地回路。

• 由於時鍾引線（xiàn）、行驅動（dòng）器或總線驅動器的信號（hào）線通常承載較大的瞬態電流，因此印刷引線應盡可（kě）能短。對於分立（lì）元（yuán）件，印刷引線寬度可以達到大約 1.5mm。然而，對於 IC，印刷引（yǐn）線的寬度應在 0.2mm 至 1.0mm 之間。
  

• 避免在熱器件周圍或大（dà）電流流過的引線周圍使用大麵積（jī）銅箔，否（fǒu）則產品（pǐn）長（zhǎng）時間處（chù）於熱環境中可能會導致銅箔膨脹或掉落等問題。如果必須使用大麵積的銅箔，最好（hǎo）利用（yòng）柵格，這樣有利（lì）於消除銅箔與（yǔ）基板熱（rè）粘合產生的逸出氣體。

• 焊盤中心的過孔孔徑應適當大於元件引腳的孔徑。如果焊（hàn）盤太大，往往（wǎng）會產生幹焊（hàn）。

8、路由設計

為了最大限度地減少輻射（shè）幹擾，應選擇多層 PCB，內層定義為電源層和接地層，以降低電（diàn）源電路阻抗，並在信號線產生均勻接地層的情況下阻止（zhǐ）公共（gòng）阻抗噪聲。它通過（guò）改善信（xìn）號線和接地層之間的分布電容，在阻止輻射方麵發揮著（zhe）關鍵作用。

• 電源線、地線（xiàn）和電路板上的走線對高頻信號應保持低阻抗。當頻率保持如此高時，電源線、接地線和（hé）電（diàn）路板走線都（dōu）成為負責接收和發射幹擾的小天線。為了克服這種幹擾，與（yǔ）增加（jiā）濾（lǜ）波電容相比，降低電源線、地線和電路板走線所具有的高頻阻（zǔ）抗更為（wéi）重要。因此，電路板上（shàng）的走線應短（duǎn）而粗且排列均勻。

• 電源線、地線和印刷走線應適當布置，使其短而直，以盡量減（jiǎn）少信號線和返回線形成的環路麵積。

• 時鍾（zhōng）發生器應盡可能靠近時鍾設備。

• 石英晶體振（zhèn）蕩器的外殼應接地。

• 時鍾域應（yīng）由接地（dì）線環繞，時鍾線應盡可（kě）能短。

• 電路板應采用45°而不是90°的折線，以減少高頻信號的傳輸和耦合。

• 單層PCB和雙層PCB應采用單（dān）點接電源和單點接地。電源線和接地線都應盡（jìn）可能粗（cū）。

• I/O 驅動（dòng）電路應靠近電路板邊緣的連接器。

• 關鍵線（xiàn）要盡量粗，兩邊要加保（bǎo）護（hù）地（dì），高速線路應（yīng）短而直。

• 組件引（yǐn）腳應盡可能短，這尤其適用於去耦電容器，使用無引腳的安裝電容。

• 對於 A/D 元件，數字部分和模擬部（bù）分的地線不能交叉。

• 時鍾、總線和芯片選擇信號應遠離（lí） I/O 線和連接器。

• 模擬電壓輸入線（xiàn）、參考電壓端應遠離數字電路信（xìn）號線，尤其是時鍾。

• 當時鍾線與 I/O 線垂直時，幹擾比與 I/O 線平行時更小（xiǎo）。此外，時鍾組件引腳應（yīng）遠離 I/O 電纜。

• 不應在石英晶體或對噪聲敏感的設備下進行跟蹤。

• 切勿在弱信號電路或低頻電路周圍產（chǎn）生電流回路。

• 任何信號都不應（yīng）該產生循環（huán）。如果必須安排一個循環，它應（yīng）該盡（jìn）可能小。

9、去藕（ǒu）和接（jiē）地

• 解耦設計

由電感和（hé）電容組成的低通（tōng）濾波器能夠濾除高頻幹（gàn）擾信號。線路上的寄生電感會使供電速度變慢，從（cóng）而使驅動器件的（de）輸出電流下降。

去耦電容的（de）適當放置和電感電（diàn）容儲（chǔ）能功能的應用，使得（dé）在開（kāi）關的瞬間為器件提供電流（liú）成（chéng）為可能。在直流回路中，負載（zǎi）變化會引起電（diàn）源噪聲（shēng）。去（qù）耦電容配置可以阻止由於負載變化而產生的噪（zào）聲。

• 接地設計

對於電子設備，接地是控製幹擾的關鍵（jiàn）方法。如果接地與屏蔽措施正確結合，大部分幹（gàn）擾問題（tí）都會得到解決（jué）。